Realisierung eines Asics (Komplexität: 400 kGates) in 0.18 micron Technologie. Dazu werden
die Speicherblöcke der Zieltechnologie (inkl. eines Memory BIST) ins Design eingebunden.
Abschließend wird eine Verilog Netzliste des Asics synthetisiert
Sprache der Kurzfassung:
Deutsch
Englische Bezeichnung:
Realisierung eines signalverarbeitenden Asics
Englische Kurzfassung:
Realisation of an asic (complexity: 400 k gates) in 0.18 micron technology. Therefore the
memory blocks of the target technology (including a memory bist) are inserted in the design. Finally a verilog netlist of the design will be generated.
Forschungs-