Für die Echtzeit-Bildverarbeitung von 3D-Ultraschallbildern werden spezielle Algorithmen in HW implementiert und als Xilinx-FPGA (Virtex-Bausteine) realisiert. Der Systemtakt beträgt 60+ MHz. Den Kern stellt ein duales, symmetrisches FIR-Filter (16 Bit) mit 32 Taps dar.
HW implementation of high-speed algorithms for the real-time imageprocessing of 3D ultrasound images and subsequent Xilinx FPGA (Virtex) realization. System clock 60+ MHz. Core: dual, symmetrical FIR filter (16 Bit) with 32 taps.
Forschungs-