Erstellung und Verifikation von Synthese-Libraries für das Tool Leonardo
Sprache der Bezeichnung:
Deutsch
Original Kurzfassung:
Erstellung von Synthese-Bibliotheken für die automatische Erstellung von Schaltplänen auf der Abstraktionsebene von Gattern und einfachen Speicherstrukturen auf der Basis eines VHDL-gestützten ASIC-Entwurfsablaufs.
Sprache der Kurzfassung:
Deutsch
Englische Bezeichnung:
Erstellung und Verifikation von Synthese-Libraries für das Tool Leonardo
Englische Kurzfassung:
Development of synthesis libraries targeting the automated development of schematics on the abstraction level of gates as well as primitive storage units based on the usage of VHDL in an ASIC designflow.
Forschungs-