Erstellung von Synthese-Bibliotheken für die automatisierte Erstellung von Schaltplänen auf der Abstraktionsebene von Gattern und einfachen Speicherstrukturen auf der Basis eines VHDL-gestützten ASIC-Entwurfsablaufs.
Sprache der Kurzfassung:
Deutsch
Englische Bezeichnung:
Verifikation der CXB 065- und CUB-Bibliotheken
Englische Kurzfassung:
Development of synthesis libraries targeting the automated development of schematics on the abstraction level of gates as well as primitive storage unites based on the usage of VHDL in an ASIC designflow.