Timm Ostermann,
"Analyse von "Soft Fails" aufgrund von ESD Ereignissen in Integrierten Schaltungen"
: Proceedings 15. ESD-Forum 2017 (München), 2017
Original Titel:
Analyse von "Soft Fails" aufgrund von ESD Ereignissen in Integrierten Schaltungen
Sprache des Titels:
Deutsch
Original Buchtitel:
Proceedings 15. ESD-Forum 2017 (München)
Original Kurzfassung:
Der Beitrag beschäftigt sich mit ?Soft Failure? in Integrierten Schaltungen aufgrund
von Störeinkopplungen in Ein- und Ausgangs-Padzellen aus der VDD Core und IO Versorgungen im
Bereich des Padframes. Als Testobjekt dient ein speziell entworfener Test Chip in einer 180nm Technologie.
Durch eine detaillierte Modellierung der Leitungen/Substrats des Test ASIC mit entsprechenden RLC
Elementen kann die jeweilige Messung mit einer Simulation verglichen und die Ergebnisse analysiert
werden.
Sprache der Kurzfassung:
Deutsch
Englische Kurzfassung:
The paper deals with "soft failure" in integrated circuits due to interferences in input and output
pad cells from the VDD core and IO supplies in the area of the pad frame. The test object is a specially
designed test chip in a 180nm technology. By a detailed modeling of the interconnects / substrate of the test
ASIC with corresponding RLC elements the respective measurement can be compared with a simulation and
the results analyzed.